Joint Test Action Group

Le JTAG pour J oint T est A ction G roup est le nom de la norme IEEE 1149.1 intitulé «Standard Test Access Port and Boundary-Scan Architecture».



Catégories :

Sigle de 4 caractères - Norme électrique - Composant électronique - Système embarqué

Recherche sur Google Images :


Source image : fr.wikipedia.org
Cette image est un résultat de recherche de Google Image. Elle est peut-être réduite par rapport à l'originale et/ou protégée par des droits d'auteur.

Page(s) en rapport avec ce sujet :

  • Le JTAG (Join Test Action Group) fût fondé en 1985 à l'initiative des sociétés... œuvre pour la programmation par port jtag des composants CPLD / FPGA... (source : positron-libre)
  • En 1985, un groupe de fabricants a constitué le Joint Test Action Group (JTAG) pour s'attaquer à la... Les composants Altera FLEX et APEX peuvent... (source : bepdf)

Le JTAG pour Joint Test Action Group est le nom de la norme IEEE 1149.1 intitulé «Standard Test Access Port and Boundary-Scan Architecture». Le JTAG a été normalisé en 1990.

Le terme JTAG, désignant le groupe de travail qui a conçu la norme, est abusivement (mais particulièrement beaucoup) utilisé au lieu du terme générique Boundary Scan, ou du sigle TAP (Test Access Port, port d'accès de test ).

Principe

La technique de Boundary-Scan (littéralement, scrutation des frontières) est conçue pour favoriser et automatiser le test des cartes électroniques numériques. Elle consiste à donner un accès auxiliaire aux broches d'entrée-sortie des composants numériques fortement intégrés.

Originellement, le Boundary Scan était seulement destiné au test des court-circuits et de la continuité entre puces compatibles. Connaissant le schéma électrique de la carte électronique, on applique un ensemble de signaux logiques (appelé vecteur de test ) sur les broches d'entrée de certains composants (depuis la chaîne Boundary Scan interne), et on relève les niveaux logiques sur les broches de sortie des composants qui y sont connectés, pour s'assurer qu'ils correspondent aux valeurs attendues. On peut ainsi s'assurer de la bonne qualité des pistes du circuit imprimé et des soudures.

Pour cela, chaque broche d'entrée-sortie n'est pas connectée directement à l'intérieur du composant numérique, mais à travers une «cellule JTAG» servant à la piloter indépendamment de sa fonction d'origine. Il est ainsi envisageable de la configurer en entrée (haute-impédance) ou en sortie (niveau logique haut ou bas). Cependant chaque type de broche a un nombre de cellules qui lui est associé. Les broches d'entrée et de sortie n'ont besoin que d'une cellule chacune. Les broches tristates ayant besoin de deux entrées pour fonctionner (entrée de signal et activation de l'état haute impédance), il faudra par conséquent deux cellules pour pouvoir les tester. Les broches I/O (pour Input/Output, ou encore Entrée/Sortie) sont quant à elles composées d'une sortie mais aussi d'une entrée qui peut être positionnée en haute impédance. Étant donné ce qui a été dit auparavant, pour mettre à l'état haute impédance, il y a besoin de deux cellules. Il faudra par conséquent en tout pas moins de trois cellules pour pouvoir tester une broche I/O. Il est à noter que les cellules ne sont pas utilisées pour tester les broches d'alimentation, d'horloge et de reset. Les cellules sont connectées entre elles par un bus série faisant le tour de la puce (d'où la notion de «frontière» ou Boundary), équivalent à un grand registre à décalage de taille égale ou supérieure au nombre de broches d'entrée-sortie du composant. On nomme ce registre BSR, pour Boundary Scan Register. Le TAP Controller, qui reçoit les signaux JTAG de l'extérieur, permet d'activer et de piloter les cellules selon une séquence normalisée. [1]

Applications

Le JTAG n'est pas limité aux tests de continuité. Il est en effet aussi envisageable de tester (au moins partiellement) des fonctions logiques combinatoires, même si elles sont composées de puces non compatibles JTAG, en élaborant des vecteurs de test appropriés ainsi qu'à condition que les entrées et sorties de ces fonctions soient connectées à des composants JTAG. De même, il est envisageable de tester des mémoires en écrivant puis relisant des valeurs de test . Il est même envisageable de cette manière de programmer des mémoires non-volatiles (EEPROM et Flash, ces dernières nécessitant un protocole spécifique).

De plus, le JTAG n'est pas limité aux connexions externes au composant. La norme JTAG est ainsi utilisée pour remplacer les émulateurs de microprocesseurs (systèmes de débug sur carte remplaçant physiquement le composant), en donnant un accès direct à l'intérieur du processeur (points d'arrêt, lecture et écriture des registres internes, des mémoires internes et externes …) sans perturber ses interactions avec l'extérieur. On appelle cette technique ICE (In-Circuit Emulator) ou ICD (In-Circuit Debugger), et elle est omniprésente sur les microprocesseurs et microcontrôleurs modernes.

Le bus JTAG est aussi utilisé pour programmer les composants logiques programmables (FPGA et CPLD) mais aussi de nombreux microcontrôleurs (grâce à la capacité du JTAG de programmer la Flash des microcontrôleurs. ), ou alors pour débugger un microprocesseur ou accéder à un «analyseur logique» intégrés dans un FPGA.

Technologie

Le bus JTAG est un bus série synchrone composé des 5 signaux de contrôle suivants :

Généralement, les circuits intégrés compatibles «Boundary Scan» montés sur une carte électronique sont associés pour former une chaîne nommée «Chaîne JTAG». On connecte ainsi le signal TDO d'un composant au signal TDI du composant suivant, de façon à former une chaîne. Les autres signaux sont communs à l'ensemble des composants de la chaîne.

Exemple de chaîne JTAG

Il est aussi envisageable de chaîner entre elles plusieurs cartes compatibles JTAG, pour réaliser un test d'un dispositif complet. Cette technique fait l'objet d'une extension de la norme JTAG, appelée IEEE 1149.5.

Un composant Boundary Scan est parfois utilisé selon 4 modes :

L'activation d'un mode se fait via la programmation du registre IR (Instruction Register) et l'utilisation d'un mode se fait via l'envoi de données sur le registre DR (Data Register).

Notes et références

  1. JTAG (Je Teste les ASIC Génialement) par A. Exertier

Voir aussi

Article connexe

Liens externes

Recherche sur Amazone (livres) :



Ce texte est issu de l'encyclopédie Wikipedia. Vous pouvez consulter sa version originale dans cette encyclopédie à l'adresse http://fr.wikipedia.org/wiki/Joint_Test_Action_Group.
Voir la liste des contributeurs.
La version présentée ici à été extraite depuis cette source le 07/04/2010.
Ce texte est disponible sous les termes de la licence de documentation libre GNU (GFDL).
La liste des définitions proposées en tête de page est une sélection parmi les résultats obtenus à l'aide de la commande "define:" de Google.
Cette page fait partie du projet Wikibis.
Accueil Recherche Aller au contenuDébut page
ContactContact ImprimerImprimer liens d'évitement et raccourcis clavierAccessibilité
Aller au menu