Boucle à phase asservie

Une boucle à phase asservie, généralement connue sous le nom boucle à verrouillage de phase, est un montage électronique permettant d'asservir la phase instantanée de sortie sur la phase instantanée d'entrée, mais elle permet aussi d'asservir...



Catégories :

Composant actif - Composant électronique

Recherche sur Google Images :


Source image : fr.wikipedia.org
Cette image est un résultat de recherche de Google Image. Elle est peut-être réduite par rapport à l'originale et/ou protégée par des droits d'auteur.

Page(s) en rapport avec ce sujet :

  • Boucle à phase asservie. Dictionary terms for Boucle à phase asservie in Français, Français definition for Boucle à phase asservie, Thesaurus and... (source : babylon)
  • 51 Résultats trouvés pour " Boucle à phase asservie ".... Double boucle à phase asservie (18) ; Simple boucle à phase asservie (8) ; Synthétiseurs (21)... (source : fr.futureelectronics)
  • (FR) EMETTEUR DE TELECOMMUNICATION UTILISANT UNE BOUCLE A PHASE ASSERVIE DECALEE... En réduisant au minimum le nombre de circuits à boucle à phase asservie... (source : wipo)

Une boucle à phase asservie, généralement connue sous le nom boucle à verrouillage de phase[1], est un montage électronique permettant d'asservir la phase instantanée de sortie sur la phase instantanée d'entrée, mais elle permet aussi d'asservir une fréquence de sortie sur un multiple de la fréquence d'entrée.

L'abréviation «PLL», provenant de l'anglais Phase-Locked Loop est fréquemment rencontrée dans les documents techniques pour désigner ce montage.

Historique

L'invention de la boucle à verrouillage de phase est aujourd'hui attribuée à un ingénieur Français, Said ELMZOUDY, en 1932.

Etant donné que la réalisation des circuits correspondants est assez complexe et demande plusieurs dizaines de composants, ce n'est que dans les années 1960, avec la naissance des circuits intégrés que la mise en œuvre de l'invention couvre de façon énorme.

Structure

Une boucle à verrouillage de phase classique est constituée :

  1. d'un comparateur de phase (Phase Frequency Detector - PFD),
  2. d'une pompe de charges (Charge Pump - CP),
  3. d'un filtre de boucle,
  4. d'un oscillateur contrôlé en tension (Voltage Controlled Oscillator - VCO) et
  5. d'un diviseur de fréquence.

On le trouve aussi sous la forme d'un composant électronique.

Schéma du dispositif

architecture de la PLL

Relation entre fréquence d'entrée et fréquence de sortie : Fout = Fin * N / (MP)

Principe de fonctionnement

Ordre de la PLL

L'ordre de la PLL est égal au nombre de pôles de la fonction de transfert qui est égal à l'ordre du filtre + 1. A titre d'exemple, pour un filtre d'ordre 1, la PLL est d'ordre 2. Pour un filtre d'ordre 2, la PLL est d'ordre 3. Des exemples de filtre sont donnés ci-dessous.

Exemple de filtre de premier ordre
Exemple de filtre de second ordre


Fonction de Transfert

Fonction de transfert en boucle ouverte
Fonction de transfert en boucle fermée


Stabilité

Montée stable de la tension de filtre
Marge de Phase en boucle ouverte du dispositif




Types de PLLs

Eléments

Oscillateur contrôlé en tension

L'oscillateur contrôlé en tension (VCO – Voltage Controlled Oscillator) a pour fonction de générer un signal périodique dont la fréquence est proportionnelle à la tension appliquée sur son entrée.

Détecteur / Comparateur de Phase

Le détecteur ou comparateur de phase doit apporter, après filtrage, une tension continue (ou lentement variable) proportionnelle à l'écart de phase existant entre les signaux d'entrée et de retour de boucle.

Filtrage

Le filtre sert à :

  1. Stabiliser la boucle de contre-réaction.
  2. Filtrer les éléments de bruit intrinsèques.
  3. Faire la moyenne de la tension de sortie du comparateur de phase.

Diviseur de fréquence

Un diviseur de fréquence par N multiplie la fréquence de sortie de la PLL par N

Interface de sortie

Applications

Démoduler un signal radio-fréquence

Dans les récepteurs radio-fréquence, un signal électromagnétique modulé suivant un certain protocole (FSK, GMSK, QAM64... ) génère une force électromotrice dans l'antenne, qui est convertie en un signal électrique augmenté et filtré. Ce dispositif utilise surtout une fréquence de référence nommée la LO (local oscillator), qui est générée par une boucle à verrouillage de phase.

Retrouver la fréquence porteuse d'un signal

C'est le cas par exemple dans le cadre de la démodulation radio FM ou AM. Un poste radio contient une PLL dont on fait fluctuer le filtrage du signal d'entrée. Ce signal filtré pilote ensuite la PLL, qui se cale sur cette fréquence durant ce qu'on nomme la phase d'accrochage, et génère ensuite en sortie le signal démodulé.

Multiplier une fréquence d'horloge

Fréquemment les dispositifs digitaux requièrent une fréquence interne de travail importante, de l'ordre de plusieurs centaines de mégahertz. Généralement un cristal oscillateur piézoélectrique sert de référence car il génère une gigue d'horloge particulièrement faible. l'inconvénient du cristal est que fréquemment sa fréquence est basse, de l'ordre de 20 MHz à 30 MHz, et qu'il est indispensable de multiplier sa fréquence par un facteur K pour générer l'horloge du dispositif digital. C'est le rôle de la PLL.

Gigue

Sources de bruit extrinsèques

Le signal d'entrée présente un certain facteur de qualité en termes de bruit caractérisé par une gigue temporelle ou par un bruit de phase. A titre d'exemple, si la fréquence d'entrée provient d'une horloge de sortie venant d'un autre dispositif, il contient un bruit qui va être filtré et augmenté par la PLL. Il est par conséquent indispensable de bien comprendre le gabarit en bruit du signal d'entrée afin d'assurer une certaine qualité d'horloge en sortie. Aujourd'hui, les meilleures sources d'horloge de référence d'entrée sont les quartz oscillateurs et servent généralement pour les PLL qui requièrent un minimum de qualité en entrée. Il est important de comparer chez les constructeurs de quartz les qualités respectives en bruit de phase pour faire le bon compromis entre le prix du quartz et le facteur de qualité de la référence selon ce que la spécification en sortie nécessite.

Sources de bruit intrinsèques

Les sources de bruit intrinsèques sont liées aux éléments de la PLL, que ce soient les résistances ou les transistors. Les différents bruits à prendre en compte sont le bruit thermique, le bruit de Flicker, le bruit grenaille, le bruit de pop corn, le bruit quantique... L'étude de ces bruits intrinsèques se fait de la manière suivante :

  1. On élabore un modèle linéaire de la PLL qu'on implémente sous un simulateur, par exemple SPICE ;
  2. on simule le bruit de phase de chaque sous-bloc ;
  3. on implémente ces bruits de phase dans le modèle linéaire de la PLL, pour en extraire en sortie le bruit de phase total de la structure.

Parasites intrinsèques

Les impuretés relèvent du domaine de tout processus non stochastique (aléatoire) qui se rajoutent au signal voulu.

Une PLL consomme un courant qui présente des pics en courant, qui par l'intermédiaire des chutes de tension sur Silicium ou sur la plaque de test , se traduisent par des pics de tension sur les Alims de la PLL. Ces pics de tension génèrent alors une dégradation de la qualité de du signal de sortie et ces impuretés peuvent aisément être observées en temporel sur les alimentations avec un oscilloscope, ou sur le signal de sortie avec un analyseur de spectre. Le concepteur de PLL veillera par conséquent tout spécifiquement au routage sur carte et sur silicium de la PLL.

De plus, les capacités du filtre de boucle ne sont pas idéales et un léger courant de fuite passe à travers chacune de ces capacités. Ce courant génère une chute de tension modulée à la fréquence d'entrée qui se traduit en sortie de la PLL par des fréquences parasites. Ainsi par conséquent le développeur tiendra compte de ce point, par exemple en microélectronique ce courant de fuite est directement proportionnel à l'épaisseur d'oxyde capacitive ainsi qu'à la taille de la capacité.

Parasites extrinsèques

Les impuretés extrinsèques sont des fréquences parasites qui viennent de l'extérieur et qui ne sont pas produites par la PLL elle-même. Par exemple des fréquences électromagnétiques externes, des fréquences sur la tension d'alimentation mal filtrée sont traitées par la PLL et la qualité de l'horloge de sortie en dépend. C'est pourquoi pour certaines applications nécessitant une bonne qualité de sortie, il est requis un blindage de la structure, et de travailler la phase compatibilité électromagnétique de la PLL dans le dispositif électronique.

Bruit de Phase

Bruit de phase de l'horloge de sortie

Gigue Temporelle

Points de spécification

Fréquence d'entrée

Oscillateur cristal

En général, l'horloge d'entrée provient d'un oscillateur cristal (à quartz) qui génère un signal de référence extrêmement peu bruité. Ce cristal est mis en résonance par l'intermédiaire d'un module interne à la puce et dont le bruit devra être évalué. L'avantage d'un tel dispositif est une référence peu bruitée, mais la fréquence des cristaux est assez basse, de l'ordre de la dizaine de MHz. Typiquement, les cristaux les plus utilisés sur le marché fonctionnent à 24 MHz.

Fréquence d'entrée faible

Pour une fréquence de sortie donnée, plus la fréquence d'entrée est faible, plus le facteur de multiplication de la boucle est important. Une étude du dispositif prouve que plus ce facteur est important, plus la taille du filtre de boucle indispensable à la stabilisation du dispositif est importante.

Fréquence d'entrée élevée

L'entrée de la PLL peut particulièrement bien être une sortie d'une autre PLL et être donc élevée. Dans ce cas, pour une même fréquence de sortie, le facteur de multiplication de boucle est réduit et le filtre de stabilisation de boucle sera assez faible. Cependant, l'horloge d'entrée est plus bruitée qu'un simple cristal oscillateur, et une étude précise de la transmission du bruit entre l'entrée et la sortie doit être effectuée pour déterminer si le dispositif complet répond bien aux exigences de spécification.

Fréquence de sortie

Bruit de Phase

Jitter temporel

le rapport cyclique

Le rapport cyclique est un facteur de spécification important :

Il spécifie la demi-période minimum (sans inclure la gigue) pendant lequel les portes logiques vont pouvoir basculer. Une spécification typique de rapport cyclique pour le digital est de 55 % / 45 %.

Le rapport cyclique peut être un facteur direct sur la qualité de sortie, selon l'architecture de démodulation. Dans ce cas, la spécification sur le rapport cyclique est bien plus restrictive et une méthode classique pour obtenir un bon rapport cyclique est de générer le double de la fréquence escomptée et ensuite de la diviser par une simple bascule : on obtiendra des rapports cycliques de l'ordre de 49 % à 51 %

Pour des signaux carrés, un rapport cylique performant est indispensable, mais il arrive fréquemment que le dispositif RF nécessite une horloge non pas carrée, mais sinusoïdale. Pour cette dernière, le rapport cyclique n'est plus un critère de spécification.

Consommation en mode de fonctionnement

La consommation de la PLL dépend de divers facteurs tels que :

Consommation du VCO : généralement, la consommation du VCO est inversement proportionnelle au bruit généré par l'oscillateur. Ce facteur de proportionnalité dépend du type d'oscillateur. A titre d'exemple, un oscillateur LC aura un cœfficient plus faible qu'un oscillateur en anneau. Qui plus est , la consommation du VCO dépend de la fréquence d'utilisation de la PLL. Plus la fréquence augmente, plus la consommation est élevée. En conclusion, une PLL qui travaille à haute fréquence avec un besoin de petite gigue ou faible bruit de phase consommera jusqu'à plusieurs milliampères.

Consommation du buffer de sortie :

La PLL va conduire en signal d'horloge un dispositif digital. La consommation de ce buffer est directement proportionnelle à la charge capacitive en pF en sortie ainsi qu'à la fréquence d'horloge. Cette consommation peut aller à plusieurs mA pour des fréquences d'horloge de plus de 1 Ghz, pour une charge de l'ordre de 200 fF à 500 fF.

Consommation en mode éteint

Facteur de multiplication

Temps de Mise en route

Temps de Mise en arrêt

Notes

  1. La traduction française recommandée de phase-locked loop (PLL) est "boucle à phase asservie" (Réf. Michel Fleutry, Dictionnaire encyclopédique de l'électronique – anglais / français, La Maison du dictionnaire, Paris 1991- (ISBN 2-85608-043-X) )


Recherche sur Amazone (livres) :



Ce texte est issu de l'encyclopédie Wikipedia. Vous pouvez consulter sa version originale dans cette encyclopédie à l'adresse http://fr.wikipedia.org/wiki/Boucle_%C3%A0_phase_asservie.
Voir la liste des contributeurs.
La version présentée ici à été extraite depuis cette source le 07/04/2010.
Ce texte est disponible sous les termes de la licence de documentation libre GNU (GFDL).
La liste des définitions proposées en tête de page est une sélection parmi les résultats obtenus à l'aide de la commande "define:" de Google.
Cette page fait partie du projet Wikibis.
Accueil Recherche Aller au contenuDébut page
ContactContact ImprimerImprimer liens d'évitement et raccourcis clavierAccessibilité
Aller au menu